

SEMICONDUCTOR SURFACE TREATMENT METHOD AND EQUIPMENT

Patent number: JP5036613 (A)

Publication date: 1993-02-12

Inventor(s): TAKABAYASHI MEIJI; NAKAGAWA KATSUMI; TAKEUCHI EIJI

Applicant(s): CANON KK

Classification:

- international: **H01L29/786; H01L21/22; H01L21/26; H01L21/336; H01L29/78; H01L31/04; H01L29/66; H01L21/02; H01L31/04;** (IPC1-7): H01L21/22; H01L21/26; H01L21/336; H01L29/784; H01L31/04

- european:


Application number: JP19910186492 19910725

Priority number(s): JP19910186492 19910725

Abstract of JP 5036613 (A)

PURPOSE: To manufacture semiconductor excellent in characteristics in a short processing time, with a simple equipment, so as to have superior uniformity over a large area, by making dopant elements evaporated by a vacuum evaporation method stick on the semiconductor surface, and projecting light having continuous spectrum from the ultraviolet region to the near infrared region.

CONSTITUTION: In a semiconductor surface treatment chamber 101 whose inside pressure is reduced, a dopant source contained in a crucible 110 is heated with a filament 111 and evaporated. The evaporated dopant source sticks on the semiconductor surface of a substrate 106 to be treated. At the same time, said surface is irradiated with light having continuous spectrum from the ultraviolet region to the near infrared region, by a light irradiation means 116. By the contribution of ultraviolet radiation, the semiconductor surface is always in an active state. By the contribution of lights from the visual region to the near infrared region, the semiconductor surface is heated, and the diffusion of dopant elements into the inside of semiconductor is progressed. Hence semiconductor excellent in characteristics can be uniformly manufactured over a large area, in a short time.



特開平5-36613

(43)公開日 平成5年(1993)2月12日

(51)Int.Cl. ⁵	識別記号	庁内整理番号	F I	技術表示箇所
H 0 1 L	21/22	L 9278-4M		
	21/26	L 8617-4M		
	21/336			
		9056-4M	H 0 1 L 29/ 78	3 1 1 P
		7376-4M	31/ 04	B
審査請求 未請求 請求項の数2(全 9 頁) 最終頁に続く				

(21)出願番号 特願平3-186492

(22)出願日 平成3年(1991)7月25日

(71)出願人 000001007

キヤノン株式会社
東京都大田区下丸子3丁目30番2号(72)発明者 高林 明治
東京都大田区下丸子3丁目30番2号 キヤ
ノン株式会社内(72)発明者 中川 克己
東京都大田区下丸子3丁目30番2号 キヤ
ノン株式会社内(72)発明者 竹内 栄治
東京都大田区下丸子3丁目30番2号 キヤ
ノン株式会社内


(74)代理人 弁理士 若林 忠

(54)【発明の名称】 半導体表面処理方法及び装置

(57)【要約】

【構成】 ドーパント元素を含む蒸発源を蒸発させ半導体表面に付着させると同時に、該半導体表面に紫外から近赤外までの連続スペクトルを有する光を照射して、紫外光により半導体表面の表面エネルギーを高め、ドーパント元素及び半導体表面を活性化し、さらに可視から近赤外光により半導体表面の加熱を行ない、半導体内部へのドーパントの拡散を促進させ不純物のドーピングを行なう。

【効果】 特性の優れたp型またはn型の半導体を大面積にわたり均一性よく、短い処理時間で製造することができ、特に高性能な太陽電池や液晶ディスプレイの様な大面積の半導体デバイスの低コストでの製造を可能とした。また、大面積化が容易なため量産性の高いロールトゥロール装置にも応用でき、大幅なスループットアップ及び低コスト化が可能となった。



【特許請求の範囲】

【請求項1】 減圧にされた半導体表面処理室内に於いて、ドーパント元素を含む蒸発源を熱エネルギーにより蒸発させ半導体表面に付着させると同時に、該半導体表面に紫外外から近赤外までの連続スペクトルを有する光を照射して、紫外光により半導体表面の表面エネルギーを高め、ドーパント元素及び半導体表面を活性化し、さらに可視から近赤外光により半導体表面の加熱を行ない、半導体内部へのドーパントの拡散を促進させ不純物のドーピングを行なうことを特徴とする半導体表面処理方法。

【請求項2】 半導体表面処理室、該処理室内に設けられた半導体表面を有する被処理基体、前記処理室を減圧状態に保持するための排気手段、前記処理室内に設置されたドーパント元素を含む蒸発源、該蒸発源を加熱蒸発するための蒸発源加熱手段、被処理基体表面に紫外外から近赤外の連続スペクトルを有する光を照射するための光照射手段とを有し、減圧にされた半導体表面処理室内に於いて、ドーパント元素を含む蒸発源を熱エネルギーにより蒸発させ半導体表面に付着させると同時に、紫外光により半導体表面の表面エネルギーを高め、ドーパント元素及び半導体表面を活性化と、可視から近赤外光により半導体表面の加熱を行ない、半導体内部へのドーパント元素の拡散を促進し半導体表面の処理を行なうことを特徴とする半導体表面処理装置。

【発明の詳細な説明】

【0001】

【産業上の利用分野】 本発明は半導体表面処理方法及び装置に関し、特に高性能な太陽電池や液晶ディスプレイのアクティブマトリクス回路等の大面積半導体デバイスの製造に好適な半導体のドーピング方法及びドーピング装置に関する。

【0002】

【従来の技術】 最近の半導体デバイス技術の流れとして、半導体メモリやイメージセンサーに代表される微細化、集積化の方向と共に、太陽電池や液晶ディスプレイのアクティブマトリクス回路に代表される大面積化の方向がある。大面積半導体デバイスにおいては、単位面積あたりの製造コストを極力下げることがある。そのため半導体材料として単結晶シリコンウェハーと共に、ガラス、金属、セラミックス等の廉価な基板上に堆積されたアモルファスや多結晶の半導体薄膜が用いられ始めている。しかしデバイスの製造コストを下げるためには、他の各製造プロセスについても低コスト化が要求される。また製造されたデバイスは30cm角あるいはそれ以上の大面積にわたって特性が均一でなくてはならない。すなわち大面積デバイスにはそれにふさわしいプロセス技術が開発されなくてはならない。

【0003】 各製造プロセスの中でも大面積化の観点から最も重要な技術としてドーピング技術があげられる。

【0004】 半導体のドーピング技術として最も一般的に用いられてきたのは熱拡散法である。熱拡散法は半導体表面に塗布または堆積させた膜の中に含まれるドーパント原子を通常1000℃以上の高温で半導体中に拡散しドーパントとして活性化する方法である。この方法は比較的容易に大面積デバイスに適用できるが、高温を用いるため薄膜半導体に応用するに際し使用可能な基板に制約を受ける。また処理に長時間を要し製造のスループットが良くない。

【0005】 また他の一般的なドーピング技術としてイオンインプランテーション法がある。この方法では真空中でイオン化したドーパント原子イオンのビームから、質量分析により不純物を取り除いた後、電界で加速して半導体中に打ち込み、通常800℃以上の温度でアニールしてドーパントを活性化する方法である。この方法ではドーパントの制御がしやすいが、大面積にわたりビームを走査する必要があるため製造のスループットが良くない。また装置が大型になりコスト面で不利となる。

【0006】 一方、熱CVDやプラズマCVD等の方法で気相から堆積する薄膜半導体の場合には、薄膜の堆積時に気相中にドーパントを含むガスを混合して薄膜半導体中にドーパント原子を導入する方法がある。この方法では比較的大面積化も容易で、スループットも熱拡散法やイオンインプランテーション法に比べてよいが、形成されたn型またはp型の半導体の特性は必ずしも十分ではなく半導体デバイスへの応用には不十分な点が多かった。よく知られた例としては、熱CVDにより多結晶Siを堆積する際、原料のモノシラン(SiH_4)でフォスフィン(PH_3)を混合してn型にしようとする、特に高濃度ではSi結晶粒が小さくなりn型Siとしての特性が、熱拡散法やイオンインプランテーション法でn型にする場合に比べて劣ったものとなる。またプラズマCVD法でアモルファスシリコン(a-Si)を堆積する際、原料の SiH_4 にジボラン(B_2H_6)を混合してp型にしようとする、光学的バンドギャップ(Eg)が低下し、局在準位が増加してp型半導体としての特性は劣ったものとなる。

【0007】 その理由としては、ドーパントを含むガスが気相中に混合されると、半導体を構成する主成分の元素(Si等)を含むガスの反応に影響を及ぼし、半導体の堆積のプリカーサー(堆積反応の前駆体)を変化させるためと考えられる。

【0008】 また堆積によりドーピングを行なうと、一般には基板上的特定の場所に選択的にn型やp型の半導体領域を形成する事ができない。このため特に液晶ディスプレイへの応用においてはプロセスが複雑化する。この様な観点からいくつかの提案がなされている。

【0009】 M.B.SpitzerとS.N.Bunkerはp型単結晶Siに、質量分析を行わずにリンをイオンインプランテ

ーションにより p n 接合を誘発効率率 15% の太陽電池を作った (16th IEEE Photovoltaic Conf. San Diego, 1982, p711-)。H. Itoh 等も同様な方法で反射防止層無しで変換効率 10% の太陽電池を作った (Proc. 3rd PVSEC in Japan ('82) p. 7-)。質量分析を行わないイオンビームランデーション法では、装置は比較的簡単となり製造のスループットも向上する。しかし太陽電池への応用上、十分なほどの大面積の処理は困難である。また彼らの実験ではイオンを打ち込んだ後、550℃または 600℃以上でアニールを行なっており、製造のスループットが低いばかりでなく、薄膜半導体への応用に対して制約が多い。

【0010】また S.D. Westbrook 等は、酸素を含むガスをグロー放電で分解しさらに電界を印加する事により酸素イオンを加速し、n 型半結晶 Si に打ち込んだ後、550℃以上でアニールを行なって、変換効率 19% の太陽電池を作っている (Appl. Phys. Lett. Vol. 50 ('87) p. 469-)。一方、古田、頼恒、平尾は同様の装置を用いてリンの a-Si へのドーピングを行ない薄膜トランジスタ (TFT) を作っている (IEEE Elec. Device Lett. Vol. 9(1988) p. 90-)。これらの方法では大面積化がしやすく、製造のスループットも比較的良好。また後者において示されているように、半導体面の特定の場所に選択的に p 型または n 型の領域を形成する事が出来る。しかし質量分析を行なわないためドーパントイオン以外に各種の不必要なイオンも高速で打ち込まれる事となる。従って十分な温度でアニールする事が困難な a-Si の場合には、特にイオンによるダメージが取り除きにくく、a-Si 太陽電池への応用に当たっての障害になっていた。またイオン以外の中性のドーパント原子については制御ができず、これらのドーパント原子が装置の各部に拡散し易い。特に a-Si 太陽電池では通常の p n 接合を用いており、少なくとも n 型、i 型、p 型の 3 層から、さらに複数の p n 接合を積層したタンデム型 a-Si セルでは 6 層、9 層からなる。これらのドーパントは隣接する導電型の異なる半導体層 (特に i 層) に混入すると、デバイスの特性に悪影響を与え易い。中でも a-Si 太陽電池の最産を目的として長尺の帯状基板上に連続堆積を行なうロールトゥロール装置では、隣接する成膜室へのドーパントの拡散が起こり易い。

【0011】このように高性能な a-Si 太陽電池を最産するためには、大面積へのドーピング技術をさらに改善する必要がある。また結晶半導体太陽電池や、液晶ディスプレイの場合にも製造のスループットの良いドーピング技術の開発が望まれていた。

【0012】

【発明が解決しようとする課題】本発明はこのような現状に鑑みなされたものであって、半導体デバイスの製造において、ドーパントの不要の拡散を抑え、簡単な装置

構成で、特性の優れた p 型または n 型の半導体を、大面積に亘り均一性良く、短い処理時間で製造する方法及びこの方法を実施するための装置を提供し、特に高性能な太陽電池や液晶ディスプレイのような大面積の半導体デバイスの低コストでの製造を可能とし、これらのデバイスの普及に寄与することを目的とする。

【0013】

【課題を解決するための手段】本発明者らは、従来の半導体表面処理方法及び装置における前述の諸問題を克服して、上述の本発明の目的を達成すべく鋭意研究を重ねたところ、真空蒸着法を応用すれば大面積処理が容易に可能であり、且つ処理装置及び原材料費が廉価になる知見を得た。

【0014】更に本発明者らは、前記真空蒸着法により蒸発させたドーパント元素を半導体表面に付着させると同時に、紫外から近赤外までの連続スペクトルを光を照射して、紫外光により半導体表面の表面エネルギーを高め、ドーパント元素及び半導体表面を活性化し、さらに可視から近赤外までの光により半導体表面を加熱してドーパント元素の半導体内部への拡散を促進させ半導体表面の効果的なドーピングが出来る知見を得た。

【0015】然るに本発明は、上述の本発明者らが得た知見及び本発明者が確認した事実に基づいて完成するに至ったものであり、半導体表面処理方法及び装置に関するものである。

【0016】即ち本発明により提供される半導体表面処理方法は、減圧にされた半導体表面処理室内に於いて、ドーパント元素を含む蒸発源を熱エネルギーにより蒸発させ半導体表面付着させると同時に、該半導体表面に紫外から近赤外までの連続スペクトルを有する光を照射して、紫外光により半導体表面の表面エネルギーを高め、ドーパント元素及び半導体表面を活性化し、さらに可視から近赤外光により半導体表面の加熱を行ない、半導体内部へのドーパントの拡散を促進させ不純物のドーピングを行なうことを特徴としている。

【0017】また本発明により提供される半導体表面処理装置は、半導体表面処理室、該処理室内に設けられた半導体表面を有する被処理基体、前記処理室を減圧状態に保持するための排気手段、前記処理室内に設置されたドーパント元素を含む蒸発源、該蒸発源を加熱蒸発するための蒸発源加熱手段、被処理基体表面に紫外から近赤外の連続スペクトルを有する光を照射するための光照射手段とを有し、減圧にされた半導体表面処理室内に於いて、ドーパント元素を含む蒸発源を熱エネルギーにより蒸発させ半導体表面付着させると同時に、紫外光により半導体表面の表面エネルギーを高め、ドーパント元素及び半導体表面を活性化と、可視から近赤外光により半導体表面の加熱を行ない、半導体内部へのドーパント元素の拡散を促進し半導体表面の処理を行なうことを特徴としている。

【0018】なお、本発明により提供される上記方法及び装置においては、半導体表面を有する被処理基体は、その表面に半導体を有する基体であれば何でも良い。例えばシリコン、ゲルマニウム、ガリウム砒素等の単結晶半導体基板や多結晶半導体基板等の結晶半導体系基板、またはシリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、窒化シリコン等の非結晶系半導体層を形成させた絶縁性基板、半導体性基板、導電性基板等が挙げられる。被処理基体の形状は、限定されるものではないが例えばウェハー状、角型、帯状、長尺状等が挙げられる。

【0019】本発明により提供される前記ドーパント元素を含む蒸発源としては、被処理基体の半導体表面の導電率を変更できるドーパント元素を含むものであればなんでもよく、例えばシリコン系半導体やゲルマニウム系半導体に対しては硼素、リン、アルミニウム、アンチモン等が挙げられる。

【0020】本発明により提供される前記蒸発源に熱エネルギーを与え加熱蒸発するための蒸発源加熱手段としては、蒸発源を減圧雰囲気中で加熱できるものであれば何でも良く、例えばフィラメント、ポート等による抵抗加熱、電子ビームによる加熱やレーザービーム等の光による加熱等が挙げられる。

【0021】本発明に使用可能な光照射手段としては、少なくとも300nm〜800nmの連続スペクトルを有する光を照射するものであり、例えば、キセノンランプ、ハロゲンランプ、または低圧水銀灯、電気素ランプ、エキシマレーザーの組み合わせ等を挙げることができる。

【0022】以下本発明を、図面により更に詳しく説明するが、本発明はこれにより何等限定されるものではない。

【0023】図1は、本発明の方法を実施するのに好適な本発明の装置の概略図である。同図に於いて、101は半導体表面処理装置、102は処理室である。被処理基板106は基体ホルダー105に固定され、101は蒸発源を仕込むためのアルミナ製増埧であり、増埧110には加熱用フィラメント111が巻かれており、フィラメント111は、フィラメント加熱用電源113に接続されている。処理室102は、排気口112より不図示の排気ポンプによって真空排気する事ができる。紫外から近赤外までの連続スペクトルを有する光は処理室102外に設けられた光照射手段116から光導入窓115を介して被処理基板106に照射される。

【0024】同図に示される装置に於いては、増埧110内に仕込まれたドーパント源は、フィラメント111によって加熱され蒸発する。蒸発したドーパント源は、被処理基板106の半導体表面に付着する。これと同時に、光照射手段116より紫外から近赤外までの連続スペクトルを有する光が被処理基板106表面に照射され

る。この光照射により、紫外光の寄与により半導体表面は常に活性な状態とされ、かつ可視〜近赤外光の寄与により半導体表面が加熱され半導体内部へのドーパント元素の拡散が促進される。

【0025】

【実施例】以下に、本発明の半導体表面処理方法及び装置の実施例を述べて本発明を更に説明するが、本発明はこれにより何等限定されるものではない。

【0026】実施例1

本実施例においては、図3の断面模式図に示す層構成のp-i-n型a-Si光起電力素子308を図1に示す装置を用いて作製した。

【0027】該光起電力素子は、基板301上に下部電極302、n型半導体層303、i型半導体層304、p型半導体層305、透明電極306及び集電電極307をこの順に堆積形成した光起電力素子308である。なお、本光起電力素子では透明電極306の側より光の入射が行なわれることを前提としている。

【0028】まず、ステンレス製角型基板(5cm×5cm)を市販のスパッタ装置(アルバック社製、SBH-2206DE)にセットし、Ag(99.99%)をターゲットとして用いて0.3μmのAg薄膜を、また連続してZnO(99.999%)をターゲットとして用いて1.5μmのZnO薄膜をスパッタ蒸着し、下部電極302を形成した。

【0029】引き続き、該下部電極の形成された基板を市販のプラズマCVD装置(アルバック社製、CHJ-3030)にセットした。排気ポンプにて、反応容器的排気管を介して、荒引き、高真空引き操作を行なった。この時、基板の表面温度は250℃となるよう、温度制御機構により制御した。

【0030】十分に排気が行なわれた時点で、ガス導入管より、SiH₄300sccm、SiF₄4sccm、PH₃/H₂(1% H₂希釈)55sccm、H₂40sccmを導入し、スロットバルブの開度を調整して、反応容器的内圧を1Torrに保持し、圧力が安定したところで、直ちに高周波電源より200Wの電力を投入した。プラズマは5分間持続させた。これにより、n型半導体層303としてのn-a-Si:H:F膜が下部電極302上に形成された。

【0031】再び排気をした後に、今度はガス導入管よりSiH₄300sccm、SiF₄4sccm、H₂40sccmを導入し、スロットバルブの開度を調整して、反応容器的内圧を1Torrに保持し、圧力が安定したところで、直ちに高周波電源より150Wの電力を投入した。プラズマは40分間持続させた。これにより、i型半導体層304としてのa-Si:H:F膜がn型半導体層303上に形成された。

【0032】次に基板301をプラズマCVD装置より取り出し、図1に示す半導体表面処理装置101にセッ

トした。また増塩110には粒状ほう素(99%)を仕込んだ。

【0033】まず排気口112より10⁻⁶Torr以下に真空排気した後、フィラメント111に電流を流してほう素の蒸発を開始し、光照射手段116を点灯し、基板301(106)表面に紫外から近赤外までの連続スペクトルを有する光を照射した。3分後に蒸着及び光照射を止め処理室102を大気リークした後に基板を取り出した。

【0034】次に通常の真空蒸着により透明電極306(ITO)を形成し、更に集電電極307(A1)をマスク蒸着して光起電力素子308を完成させた。

【0035】作製した光起電力素子308について、AM1.5(100mW/cm²)光照射下にて特性評価を行なったところ、光電変換効率で9.0%が得られた。また、AM1.5(100mW/cm²)光の500時間連続照射後の光電変換効率の初期値に対する変化率を測定したところ18%以内であった。

【0036】実施例2

本実施例においては、図4の断面模式図に示す層構成のa-Si/a-Siタンデム型光起電力素子413を図2に示すロールトゥロール装置242を用いて作製した。

【0037】該光起電力素子413は、基板401上に下部電極402、第1のセル411を構成するn型半導体層403、i型半導体層404、p型半導体層405、更に第2のセル412を構成するn型半導体層406、i型半導体層407、p型半導体層408、更に透明電極409及び集電電極410をこの順に堆積形成した光起電力素子である。なお、本光起電力素子では透明電極409の側より光の入射が行なわれることを前提としている。

【0038】図2の装置242は、帯状のステンレス鋼製基板204に連続的に光起電力素子を形成するものである。同図の装置は、基板送り出し室203、第1のn型チャンパー213、第1のi型チャンパー222、第1のp型チャンパー227、第2のn型チャンパー(不図示)、第2のi型チャンパー(不図示)、第2のp型チャンパー(不図示)、及び基板巻取り室239がこの順に配置されている。第2のn型チャンパー、第2のi型チャンパー、第2のp型チャンパーは、それぞれ第1のn型チャンパー213、第1のi型チャンパー222、第1のp型チャンパー227と全く同じ構造である。各チャンパー間はガスゲート207、215、243、236(他不図示)により隔離され、チャンパー間の不純物の混入を防止している。

【0039】同図に於いてまず基板送り出し室203は、帯状基板204がセットされている固体であり、成膜中はこの基板送り出し室203からガイドローラー205を介して反応室へ基板204が連続的に搬入され

る。また排気口202及びバルブ201を介して基板送り出し室203は真空排気される。

【0040】基板巻取り室239は、成膜された帯状基板の巻き取りを行なう固体であり、成膜中はこの基板巻取り室239へガイドローラー237を介して反応室から基板が連続的に搬入される。また排気口240及びバルブ241を介して基板巻取り室239は真空排気される。

【0041】n型チャンパー213及びi型チャンパー222は、プラズマCVDチャンパーでありそれぞれn型半導体層及びi型半導体層を堆積する。チャンパー内では基板は基板加熱ヒータ214、223により加熱され所定の基板温度に制御される。原料ガスは原料ガス供給管210、218より供給され、陰極211、220と基板間に生成されたプラズマにより分解され基板上に半導体膜が形成され、更に排気口209、219より排気される。

【0042】p型チャンパー227は本発明の方法を用いた本発明の半導体表面処理装置である。基板は基板加熱ヒータ228により所定の温度に制御される。チャンパー内は排気口244より真空排気される。陽極211のp型ドーパントは増塩232に仕込まれ、蒸発源加熱電源233よりフィラメントに電流を流すことにより加熱され蒸発する。紫外から近赤外までの連続スペクトルを有する光は光源246より放射され光導入窓245を介して基板表面に照射される。蒸発したp型ドーパント元素は基板表面に付着し、基板表面が加熱されることによりi型半導体表面にp型ドーパントが拡散し、p型層が形成される。

【0043】ガスゲート207、215、243、236(他不図示)には、チャンパー間のガスを隔離するためA_r、水素などの掃引ガスがガス導入口206、208、216、217、224、225、235、234(他不図示)より導入される。

【0044】このようなロールトゥロール装置を用いて光起電力素子413を作製した。

【0045】まず、ステンレス鋼製帯状基板204を連続スパッタ装置(不図示)にセットし、Al-Si(5%Si)をターゲットとして用いて0.2μmのAl-Si薄膜を、また連続してSnO₂(99.99%)をターゲットとして用いて0.1μmのSnO₂薄膜をスパッタ蒸着し、下部電極402を形成した。

【0046】ひき続き、該下部電極402の形成された帯状基板を図2で示したロールトゥロール装置にセットした。その後、排気ポンプ(不図示)にて、各チャンパーの排気管を介して真空引き操作を行なった。この時、基板の表面温度は250℃となるよう、温度制御機構により制御した。

【0047】十分に排気が行なわれた時点で、ガス導入管210、218より、第1及び第2のn型チャンパー

には $\text{Si}/\text{H}_4/\text{PH}_3/\text{H}_2$ を、第1及び第2のi型チャンパーには $\text{Si}/\text{H}_4/\text{SiF}_4/\text{H}_2$ を、ガスゲートにはArガスを導入し、n型及びi型チャンパーの内圧を50mTorrに、またp型チャンパーの圧力は1mTorrに保持した。

【0048】圧力が安定したところで、各周波電源より電力を投入し各々のチャンパー内でプラズマを生起させ、また蒸発源加熱装置、光源の電源も投入して、放電等が安定したところで帯状基板を搬送スピード20cm/minで図中左側から右側方向へ搬送させ、連続して、n、i、p/n、i、p型半導体層を積層形成した。

【0049】帯状基板の全長に亘って半導体層を積層形成し、冷却後取り出し、更に、連続モジュール化装置（不図示）にて35cm×70cmの太陽電池モジュールを連続作製した。

【0050】作製した太陽電池モジュールについて、AM1.5（100mW/cm²）光照射下にて特性評価を行なったところ、光電変換効率で7.3%以上が得られ、更にモジュール間の特性のパラツキは9%以内に納まっていた。

【0051】また、AM1.5（100mW/cm²）光の500時間連続照射後の光電変換効率の初期値に対する変化率を測定したところ16%以内に納まった。

【0052】これらのモジュールを接続して1kWの電力供給システムを作製することができた。

【0053】実施例3

本実施例においては、実施例2と同様に図4の断面模式図に示す層構成のa-Si/a-Siタンデム型光起電力素子を図2に示すロールトゥロール装置242を一部改造した装置（不図示）を用いて作製した。図2の装置と異なるのは第2のn型チャンパーに第1または第2のp型チャンパーと全く同じ本発明の半導体表面処理装置を用いたことである。第1及び第2のp型チャンパーには蒸発源として粒状のほう素（99%）を、また第2のn型チャンパーには粒状のリン（99%）を仕込んだ。

【0054】このようなロールトゥロール装置を用いて光起電力素子413を作製した。

【0055】まず、実施例2と同様にステンレス鋼製帯状基板を連続スパッタ装置にセットし、Al-Si（5%のSi）をターゲットとして用いて0.5μmのAl-Si薄膜を、また連続してZnO（99.99%）をターゲットとして用いて0.5μmのZnO薄膜をスパッタ蒸着し、下部電極402を形成した。

【0056】引き続き、該下部電極402の形成された帯状基板をロールトゥロール装置にセットした。その後、排気ポンプにて、各チャンパーの排気管を介して真空引き操作を行なった。この時、基板の表面温度は250℃となるよう、温度制御機構により制御した。

【0057】十分に排気が行なわれた時点で、ガス導入管より、第1のn型チャンパーには $\text{Si}/\text{H}_4/\text{PH}_3/\text{H}_2$

を、第1及び第2のi型チャンパーには $\text{Si}/\text{H}_4/\text{SiF}_4/\text{H}_2$ を、ガスゲートにはArガスを導入し、スロットバルブの開度を調整して、第1のn型及び第1、2のi型チャンパーの内圧を50mTorrに保持した。また第2のn型チャンパー及び第1、第2のp型チャンパーの圧力はそれぞれ1mTorrに保持した。

【0058】圧力が安定したところで、各周波電源より電力を投入し各々のチャンパー内でプラズマを生起させ、また蒸発源加熱装置、光源の電源も投入して、放電等が安定したところで帯状基板を搬送スピード20cm/minで搬送させ、連続して、n、i、p/n、i、p型半導体層を積層形成した。

【0059】帯状基板の全長に亘って半導体層を積層形成し、冷却後取り出し、更に、連続モジュール化装置にて30cm×120cmの太陽電池モジュールを連続作製した。作製した太陽電池モジュールについて、AM1.5（100mW/cm²）光照射下にて特性評価を行なったところ、光電変換効率で7.9%以上が得られ、更にモジュール間の特性のパラツキは9%以内に納まっていた。

【0060】また、AM1.5（100mW/cm²）光の500時間連続照射後の光電変換効率の初期値に対する変化率を測定したところ15%以内に納まった。

【0061】実施例4

本実施例においては、図5の断面模式図に示す層構成のa-Si/C/a-Si/a-SiGeトリプル型光起電力素子を図2に示すロールトゥロール装置242を一部改造した装置（不図示）を用いて作製した。本実施例で用いた装置は、実施例2で用いた装置に更に第3のn型、i型及びp型チャンパーを追加したものであり、第1、第2及び第3のp型チャンパーのみが本発明の半導体表面処理チャンパーであり、他のチャンパーはプラズマCVDチャンパーである。

【0062】図5に示す光起電力素子は、基板501上に下部電極502、第1のセル514を構成するn型半導体層503、p型半導体層504、p型半導体層505、更に第2のセル515を構成するn型半導体層506、i型半導体層507、p型半導体層508、更に第3のセル516を構成するn型半導体層509、i型半導体層510、p型半導体層511、更に透明電極512及び集電電極513をこの順に堆積形成した光起電力素子517である。なお、本光起電力素子では透明電極512の側より光の入射が行なわれることを前提としている。

【0063】このようなロールトゥロール装置を用いて光起電力素子517を作製した。

【0064】まず、実施例2と同様にステンレス鋼製帯状基板を連続スパッタ装置にセットし、Al（99.9%）をターゲットとして用いて0.3μmのAl薄膜を、また連続してZnO（99.99%）をターゲットとして用いて0.3μmのZnO薄膜をスパッタ蒸着し、下部電極

502を形成した。

【0065】引き続き、該下部電極502の形成された帯状基板をロールトゥロール装置にセットした。その後、排気ポンプにて、各チャンパーの排気管を介して真空引き操作を行なった。この時、基板の表面温度は250℃となるよう、温度制御機構により制御した。

【0066】十分に排気が行なわれた時点で、ガス導入管より、各n型チャンパーには $\text{SiH}_4/\text{PH}_3/\text{H}_2$ を、第1のi型チャンパーには $\text{SiH}_4/\text{GeH}_4/\text{H}_2$ を、第2のi型チャンパーには $\text{SiH}_4/\text{SiF}_4/\text{H}_2$ を、第3のi型チャンパーには $\text{SiH}_4/\text{CH}_4/\text{H}_2$ を、またガスゲートにはArガスを導入し、スロットバルブの開度を調整して、各n型及びi型チャンパーの圧力を50mTorrに保持した。また各p型チャンパーの圧力は1mTorrに保持した。

【0067】圧力が安定したところで、各高周波電源より電力を投入し各々のチャンパー内でプラズマを生起させ、また蒸発源加熱装置、光源の電源も投入して、放電等が安定したところで帯状基板を搬送スピード30cm/minで搬送させ、連続して、n, i, p/n, i, p/n, i, p型半導体層を積層形成した。

【0068】帯状基板の全長に亘って半導体層を積層形成し、冷却後取り出し、更に、連続モジュール化装置にて30cm×120cmの太陽電池モジュールを連続作製した。作製した太陽電池モジュールについて、AM1.5(100mW/cm²)光照射下にて特性評価を行なったところ、光電変換効率で9.1%以上が得られ、更にモジュール間の特性のバラツキは7%以内に納まっていた。

【0069】また、AM1.5(100mW/cm²)光の500時間連続照射後の光電変換効率の初期値に対する変化率を測定したところ9%以内に納まった。

【0070】これらのモジュールを接続して5kWの電力供給システムを作製することができた。

【0071】実施例5

本実施例においては図6に示すような構成の多結晶Si太陽電池について説明する。Wacker社製の表面が研磨された直径6インチのn型多結晶Siウェハー(比抵抗2ohm-cm)を基板として用意した。フッ酸にて自然酸化膜を除去した後、この基板を図1の装置に研磨面が表向きとなるようにセットした。蒸発源として純度99.9%の粒状のGaを増塩110に仕込んだ。ドーピング条件としては、圧力10⁻⁴Torr、基板温度100℃、光源からの光の照射及び蒸発を150秒継続してp型領域602を形成した。ついで蒸発源を純度99.9%の粒状のSbに交換し、基板を裏返しにセットしなおした以外は同様のドーピング条件で、n型領域603を形成した。このn型領域603はいわゆるバックサーフェスフィールドを形成し、キャリアの電極近傍での再結合を防ぎ、更にオーミック性を向上させる為のものである。ついで両面にTi、Pd、Agの積層からなる電極604、605を電

子ビーム蒸着法で形成した。表面の電極は光の入射をあまり妨げないようマスクをかけてグリッド状とした。電極を形成した後400℃にて2分間シンタリングを行なった。ついで表面にZnSとMgF₂を積層し反射防止層606とした。

【0072】この試料を2cm角に切って太陽電池特性を評価したところ、ηが15.0±0.5%と極めて優れた特性及び均一性が示された。

【0073】実施例6

本実施例は図7にその断面構造を示すa-Si TFTの例である。コーニング#7059ガラスを基板701としてこの上にCrを蒸着し、さらにフォトリソグラフィ工程にてゲート電極702を形成した。ついで市販の容易結晶型グロー放電装置にてSiH₄とアンモニア(NH₃)を原料ガスとして厚さ3000Åのアモルファス窒化シリコン(a-SiN)膜703を堆積した。この上に同じ装置を用いて厚さ2000Åのi型a-Si層704を堆積した。この上に同じ装置で再び厚さ3000Åのa-SiN層を堆積しチャネル部705を残してフォトリソグラフィ工程にてエッチングした。この後試料を図1に示す本発明の半導体表面処理装置にセットし蒸発源として純度99%の粒状のリンを用い、ドーピング条件として、圧力10⁻⁴Torr、基板温度80℃として、光照射及び蒸発を200秒間継続しn型の領域706を形成した。ここでチャネル部のa-SiN705は絶縁体であるため表面にドーピングによる低抵抗領域ができる事はない。ついでこの上にAlを厚さ2000Å蒸着し、さらにチャネル部をフォトリソグラフィ工程にてエッチングしソース部707、ドレイン部708としてTFTを形成した。尚ここでチャネル長は10μmである。

【0074】このようにして製造されたTFTのゲート、ソース、ドレインに各々導線を面着しトランジスタ特性を20cm角の範囲に渡って評価した。ドレイン電圧15Vの時、ゲート電圧15Vと0VとのON/OFF比は1.8×10⁴倍±12%と優れたものであった。本発明の方法ではチャネル部がa-SiNで保護されエッチング等の処理を受けないためON/OFF比が大きくかつ均一性も優れていると考えられる。従って本発明の方法によるTFTは大型の液晶ディスプレイのアクティブマトリックス回路に用いるのに最適なものである。

【0075】

【発明の効果】以上説明したように、本発明による方法及び装置は真空蒸着を応用したものであるため、半導体デバイスの製造において、特性の優れたp型またはn型の半導体を大面積に渡り均一性よく、短い処理時間で製造することができ、特に高性能な太陽電池や液晶ディスプレイの様な大面積の半導体デバイスの低コストでの製造を可能とした。

【0076】また、大面積化が容易なため量産性の高い

ロールトゥロール装置にも応用でき、大幅なスループットアップ及び低コスト化が可能となった。

【図面の簡単な説明】

【図1】 本発明の方法を用いた本発明の半導体表面処理装置を示す。

【図2】 本発明の装置をロールトゥロール装置に組み込んだ例を示す。


【図3】 本発明を用いて作製したpin型a-Si光起電力素子の断面模式図である。

【図4】 本発明を用いて作製したa-Si/a-Siタンデム型光起電力素子の断面模式図である。


【図5】 本発明を用いて作製したa-SiC/a-Si/a-SiGeトリプル型光起電力素子の断面模式図である。

【図6】 本発明を用いて作製した多結晶シリコン光起電力素子の断面模式図である。

【図1】



【図6】




【図7】 本発明を用いて作製したa-SiTFTの断面模式図である。


【符号の説明】

- 101 半導体表面処理装置
- 102 処理室
- 103 高周波電源
- 104 絶縁物
- 105 基板ホルダー
- 106 被処理基板
- 110 増幅
- 111 フィラメント
- 112 排気口
- 113 蒸発源加熱用電源
- 115 光導入窓
- 116 光源


【図3】




【図4】




【図 2】



【図 5】



【図 7】



フロントページの続き

(51)Int. Cl.⁵
H01L 29/784
31/04

識別記号 庁内整理番号

F I

技術表示箇所

7376-4M

H01L 31/04

A